曝光臺 注意防騙 網曝天貓店富美金盛家居專營店坑蒙拐騙欺詐消費者

FCDC 的功率消耗是10W。
(2) 機械設計
FCDC 的機械設計導致下列結果:
(a) ARINC 600 殼體,尺寸2MCU,尺寸2 插頭。
(b) 該FCDC 盒含有二塊印刷電路板:
1 分為兩個組件的一塊板: 處理器組件和電源組件。
EFF: ALL 27-95-00 Page 8
Feb 01/98
CES
2 專用于五個I/O組件的一塊板:
- I/O 組件 1 和 3:ELAC 1/SEC 1
- I/O 組件2 和 4:ELAC 2/SEC 2/SEC 3
- I/O 組件5:CFDIU/FWCs。
這些板從計算機的前面插入。
通過三根扁平鋼索(16 位I/O 數據總線)確保在I/O 面板和CPU 板
之間的連接。
(c) 一個高頻高壓電源屏蔽罩含有一個插入式程序存儲模塊(OBRM:在板上可
重新編程的模塊)。
(d) 后面板組件含有母板,I/O 插頭,保護板和電源輸入插頭:
1 在I/O信號方面母板和I/O接頭允許ARINC接頭和功能板之間的相互連
接。
2 保護板和電源輸入插頭允許在ARINC插頭和PS板之間的互相連接作為
電源。
(e) FCDC 的重量是 2.3 公斤。
(f) 熱量的設計允許設備在沒有任何空氣冷卻的情況下操作2 個小時。
EFF: ALL 27-95-00 Page 9/10
Feb 01/98
CES
FCDC 基本接口
圖005
EFF: ALL 27-95-00 Page 11
Feb 01/98
CES
FCDC 內的組件的構型
圖006
EFF: ALL 27-95-00 Page 12
Feb 01/98
CES
B. CPU/PS 板
方塊圖顯示CPU/PS板。(參見圖 007)
(1) 中央處理系統
用16位微處理器MC 68000作為FCDC的CPU。
(2) 時鐘信號發生器
FCDC的APP時鐘源自一個單晶體振蕩器(10 MHz)。
(3) 計時器
裝有一個以2.0 ms 為基點的計時器提供一個用于軟件循環的實時基準。
裝有第二個記時器用于監控總線上的交聯。
如發生記時結束,總線循環放棄且處理器進入一個限制程序以處理這例外的
狀況。
第三種計時器是一個自動監控器計時器。該CFU 必須每25 ms 通過訪問一個
特定的地址復位此計數器。
(4) 中斷系統
從CPU 時鐘得到一個以2.0 ms 的間隔時間的實時時鐘(RTC)。此實時時鐘在
等級 3 中斷CPU。
當自動監控計時器發送一個暫停信號時,在第一級上發生一次中斷。這個時
間已到信號表明自動監控計時器已25 毫秒沒有通過系統軟件復位。
第7 級上可以產生一個中斷用于測試目的。
中斷概要:
水平事件- 來源
1 暫停- 監控器
2 沒使用
3 2.0 ms - RTC
4-7 沒使用
例外例外- H/W-或PROG。故障
重新設定重新設定- 電源接通,自檢
備注: 1->最低,
2->最高中斷水平
EFF: ALL 27-95-00 Page 13
Feb 01/98
CES
方塊圖-處理器板
圖007
EFF: ALL 27-95-00 Page 14
Feb 01/98
CES
(5) 存儲器
四個不同類型的存儲是在CPU/PS 板上執行的:
- 系統內部 EPROM(16 K 字節)
- EEPROM(32 K 字節)
- RAM(16 K 字節)
- OBRM EPROM(256 K 字節)(以 150 nsec 存取時間)最初設定,BITE。
(6) 電源喪失監控
設施用來監控電源中斷的持續時間。
如發生電源關閉且電源在3 秒內返回,一個離散信號將置于 0.否則,信號將
是 1.
五個附加離散信號指示I/O 段第二級正/負15V 輸電線的狀態。
一個0 表明相應 I/0 段提供加或減 15V。
也使用一個離散信號監控FCDC FAIL 繼電器位置。
EFF: ALL 27-95-00 Page 15
Feb 01/98
CES
C. 程序存儲組件
(1) 特性
在高頻高壓電源屏蔽罩箱中裝有一個插入式存儲器模塊。
這EPROM-類型記憶有一個 256 K 字節容量,224 K 字節運用軟件,32 K 字
節(保護)用于地面測試軟件。
它通過一個53 針插頭直接連到處理器組件。
(2) 操作
為改變此程序,需要簡單地從部件中拆下組件并插入改編程序版本。
程序存儲組件的拆卸引起處理器進入定義的停止狀態。
該程序存儲器組件的插入開始重新啟動和自檢程序。
該接地測試軟件是用于車間維護,對此軟件的接近是受保護的(避免在操作模
式時過早接近)保護方法是用一個機械裝置,一旦接通,則引起飛機上的FCDC
FAULT 出現。
(參見圖 008)
D. I/O 接口
該I/O 接口提供用于ARINC 429,離散和模擬信號的必需的輸入/輸出保護,調節和
緩沖。
I/O 信號的最大數字可能是:
- 15 個 ARINC 429 輸入通道(低速)
- 5 個 ARINC 429 輸入通道(低速用于內部環繞)
- 5 個 ARINC 429 輸出通道(低速)
- 40 個離散輸入
- 20 個離散輸出
- 4 個模擬輸入。
這些信號細分為五獨立部份。四個這些段是完全相同的并在兩個板上成對識別。
剩余的第五段分配到第三I/O 板。
2 個I/O 段之間無直接的數據流。此通訊完全地受控制于處理器組件。
(1) I/O 段1 到4
I/O 段1 到4 專用于EFCS 計算機(ELAC 和SEC)。
(參見圖 009)
方塊圖顯示一個I/O 段的主要部件。
它們是:
- 總線接口
EFF: ALL 27-95-00 Page 16
Feb 01/98
CES
軟件選擇-流程圖
圖008
EFF: ALL 27-95-00 Page 17
Feb 01/98
CES
I/O(輸入/輸出)-段1 到4 的方塊圖
圖009
EFF: ALL 27-95-00 Page 18
Feb 01/98
CES
- 接近支持
- ARINC429 輸入/輸出
- 離散輸入
- 離散輸出。
(a) 總線接口
處理器組件的接口含有一個用于數據的16位雙向的驅動器,以
及緩沖區的地址和控制線路。
(b) 接近支持電路
訪問支援電路譯出尋址信號,產生控制信號并緩存中介數據。
(c) ARINC429 輸入/輸出
此ARINC 429段根據ARINC規范設計用于接收和輸送信號。
該設計基于HARRIS HS-3282和HS-3182芯片。
圖解該構型。
(參見圖 010)
　
中國航空網 m.k6050.com
航空翻譯 www.aviation.cn
本文鏈接地址：A320中文AMM手冊7(90)